高速<b>数字电</b>路

本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统

本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。

标签： VHDL CPLD 器件数字频率计

上传时间： 2013-12-18

上传用户：sy_jiadeyi
用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电路, 没有传统设计中的接线问题, 所以故障率低、可靠性高,

用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电路, 没有传统设计中的接线问题, 所以故障率低、可靠性高, 而且体积小。体现了EDA 技术在数字电路设计中的优越性。

标签： VHDL FPGA CPLD PLUS

上传时间： 2013-12-28

上传用户：zhengzg
高速CMOS数字集成电路实用手册

高速CMOS数字集成电路实用手册

标签： CMOS 数字集成电路实用手册

上传时间： 2013-04-15

上传用户：eeworm
高速CMOS数字集成电路实用手册-365页-8.2M.pdf

专辑类-器件数据手册专辑-120册-2.15G 高速CMOS数字集成电路实用手册-365页-8.2M.pdf

标签： CMOS 365 8.2

上传时间： 2013-06-15

上传用户：Shaikh
基于FPGA的高速FIR数字滤波器设计.rar

本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。

标签： FPGA FIR 数字

上传时间： 2013-05-24

上传用户：qiaoyue
基于FPGA的高速FIR数字滤波器设计

本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。

标签： FPGA FIR 数字滤波器设计

上传时间： 2013-07-15

上传用户：lanwei
在PC机LINUX上监视数字电电视PLL.用MT2060和DIBCOM3

在PC机LINUX上监视数字电电视PLL.用MT2060和DIBCOM3

标签： DIBCOM3 LINUX 2060 PLL

上传时间： 2015-06-15

上传用户：qq21508895
％直接型到并联型的转换％％[C,B,A]=dir2par(b,a) ％C为当b的长度大于a时的多项式部分％B为包含各bk的K乘2维实系数矩阵％A为包含各ak的K乘3维实系数矩阵％

％直接型到并联型的转换％％[C,B,A]=dir2par(b,a) ％C为当b的长度大于a时的多项式部分％B为包含各bk的K乘2维实系数矩阵％A为包含各ak的K乘3维实系数矩阵％b为直接型分子多项式系数％a为直接型分母多项式系数％

标签： dir par 系数矩阵

上传时间： 2014-01-20

上传用户：lizhen9880
直接型到级联型的形式转换％ [b0,B,A]=dir2cas(b,a) ％b 为直接型的分子多项式系数％a 为直接型的分母多项式系数％b0为增益系数％B 为包含各bk的K乘3维实系数

直接型到级联型的形式转换％ [b0,B,A]=dir2cas(b,a) ％b 为直接型的分子多项式系数％a 为直接型的分母多项式系数％b0为增益系数％B 为包含各bk的K乘3维实系数矩阵％A 为包含各ak的K乘3维实系数矩阵％

标签： 系数 dir cas 多项式

上传时间： 2013-12-30

上传用户：agent
B树及其B+树的实现代码

B树及其B+树的实现代码，支持模版（数据类型，M值）

标签： 树代码

上传时间： 2016-02-22

上传用户：jhksyghr